

PAT-NO: JP362001239A

DOCUMENT-IDENTIFIER: JP 62001239 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 7, 1987

INVENTOR-INFORMATION:

NAME

TSUTSUI, MITSUMASA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

TOSHIBA MICRO COMPUT ENG CORP

N/A

APPL-NO: JP60139863

APPL-DATE: June 26, 1985

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/827, 257/E23.046 , 376/277

ABSTRACT:

PURPOSE: To scale down the external shape, and to improve reliability by vertically moving the height of other adjacent inner leads alternately to an inner lead, reducing the pitches of the inner leads and preventing contacts among adjacent bonding wires.

CONSTITUTION: Other inner leads 12b are formed on the same plane as a bed 13 for a lead frame, and the nose section of one inner lead 12a is shaped where higher than the bed 13. The nose section of one bent inner lead 12a is positioned where more separate from a semiconductor chip 14 than another adjacent inner lead 12b, and each inner lead 12a, 12b is connected to an electrode for the semiconductor chip 14 by bonding wires 15, but the height of adjacent inner leads and the bonding wires differ because the inner leads 12a, 12b are arranged at a stepped section, thus reducing possibility that the inner leads are brought into contact mutually. Accordingly, the spaces of the leads can be made narrower than conventional devices.

COPYRIGHT: (C)1987,JPO&Japio

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭62-1239

⑪ Int.Cl.⁴
H 01 L 21/60

識別記号

庁内整理番号
6732-5F

⑬ 公開 昭和62年(1987)1月7日

審査請求 未請求 発明の数 1 (全3頁)

⑭ 発明の名称 半導体装置

⑮ 特 願 昭60-139863

⑯ 出 願 昭60(1985)6月26日

⑰ 発 明 者 筒 井 光 正 川崎市川崎区東田町2番地11号 東芝マイコンエンジニアリング株式会社内
⑱ 出 願 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地
⑲ 出 願 人 東芝マイコンエンジニアリング株式会社 川崎市川崎区東田町2番地11号
⑳ 代 理 人 弁理士 佐藤 一雄 外2名

明 細 書

1. 発明の名称 半 導 体 装 置

2. 特許請求の範囲

1. リードフレームのベッドにマウントされた半導体素子と、この半導体素子の電極とボンディングワイヤで接続され、前記ベッドの周囲に配設されたリードフレームの複数のインナリードとを具備してなる半導体装置において、

前記複数のインナリードのうち互いに隣接するインナリード間でワイヤボンディング接続部の高さが交互に異なっていることを特徴とする半導体装置。

2. 高い位置のインナリード先端部が低い位置のインナリード先端部よりも半導体素子外端からの距離が大きく形成された特許請求の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明はリードフレームにマウントされた半導体素子を樹脂で封止した樹脂封止型の半導体装置に関する。

(発明の技術的背景とその問題点)

第3図および第4図に従来の樹脂封止型半導体装置を示す。第3図は樹脂封止の模様を示す透視平面図、第4図はその断面図である。リードフレームのベッド3上に導電性接着剤等によって半導体チップ(素子)がマウントされ、リードフレームのベッド3と所定の区隔を有して放射状に離隔配設されたリードフレームのインナリード2と半導体チップ4の電極とが金線、アルミニウム線等のボンディングワイヤ5で接続されている。そして、半導体チップ4、ボンディングワイヤ5およびインナリード2を含む領域が封止樹脂1によって封止され、インナリード2に連設するアウトリード6が封止樹脂1から水平に突出してフラットパッケージ型の半導体装置が構成される。

しかしながら、この従来装置においては、インナリード先端ピッチは強度上の要求から非常に微小にすることは困難であり、一般に半導体チップ4の電極の間隔に比べて大きくなる。したがって電極の数と同数のインナリードを具備するためには、半導体チップの大きさを大きくしなければならず、パッケージの外形が大きくなる。又、すべてのインナリードが同一平面上に位置するため、インナリードの曲り等による隣接するインナリード先端どうしの接触不良および隣接するボンディングワイヤどうしの接触不良が多く、歩留りの低下、信頼性低下の原因となっているという問題がある。

(発明の目的)

本発明は上記事情を考慮してなされたもので、パッケージ外形の縮小化とボンディングワイヤ等の接触防止を可能とした半導体装置を提供することを目的とする。

(発明の概要)

上記目的を達成するため、本発明による半導体

ウタリード16が封止樹脂11から突出して引出し端子となっている。このような半導体装置において、一のインナリード12aは第2図に図示されるようにその先端部が隣接する他のインナリード12bよりも高くなっており、この高低が隣接するインナリード間で交互にくり返されている。すなわち、他のインナリード12bはリードフレームのベッド13と同一平面上に位置しており、一のインナリード12aの先端部はベッド13よりも高い位置に存在する。このような段差は例えばリードフレームの打抜きの際、高い位置のインナリード7aをプレス加工で折曲させることで形成することができる。このような加工により、折曲された一のインナリード12aの先端部は隣接する他のインナリード12bよりも半導体チップ14から離隔された位置となっている。そして、各インナリード12a、12bはボンディングワイヤ15によって半導体チップ14の電極と接続されるが、インナリード12a、12bが段差をもって配設されるため、隣接するインナリードど

装置は、一のインナリードに対して隣接する他のインナリードの高さを交互に上下させて、インナリードのピッチを小さくし、又、隣接するボンディングワイヤの接触を防止したことを特徴としている。このため外形の縮小化と信頼性の向上を図ることができる。

(発明の実施例)

以下、本発明の一実施例を添付図面を参照して具体的に説明する。第1図は本発明の一実施例の透視平面図、第2図はその断面図である。この実施例の装置は、リードフレームのベッド13上に導電性接着剤を介してマウントされた半導体チップ14と、ベッド13と一定の間隔で配設されたリードフレームのインナリード12a、12bと、このインナリード12a、12bと半導体チップ14の電極とを接続するボンディングワイヤ15とを具備している。そして、半導体チップ14、ボンディングワイヤ15およびインナリード12a、12bを含む領域が封止樹脂11で封止され、インナリード12a、12bに連設するア

うしおよびボンディングワイヤとは高さが異なり、インナリードどうしが接触する危険が少なくなる。他、封止樹脂の際にワイヤ流れを起こしても隣接するボンディングワイヤが相互に接触することがない。したがってリード間隔を従来よりも狭めることが可能となる。

このようなワイヤボンディングにおいては、低い位置のインナリード12bをまず接続し、次いで、高い位置のインナリード12aを接続するのが作業を安全にかつ効率的に行う上で好ましい。また高い位置のインナリードのワイヤボンディングを安定に行うためにインナリードの高低に合致した支持部を備えた支持治具を使用することができる。

なお、本発明においては、一のインナリード12aと屈曲された他のインナリード12bとをそれらの先端が半導体素子14の外端から等距離になるように配設してもよく、この場合には折曲される分だけ一のインナリード12を予め、長く形成しておくことによって可能となる。又、一の

インナリード12aを他のインナリード12bよりも低い位置に形成してもよい。

また、実施例ではフラットパッケージについて本発明を適用しているが、リードフレームを用いる他のパッケージについても同様に本発明を適用することができる。

(発明の効果)

以上説明したように本発明にかかる半導体装置によれば隣接するインナリード間のワイヤ接続部を交互に高さを異ならせて配設しているのでインナリード間のピッチを小さくすることができると共に、隣接するインナリードどうし、隣接するボンディングワイヤどうしが接触することを有効に防止でき、不良率を低減させることができる。


4. 図面の簡単な説明

第1図は本発明の一実施例の透視平面図、第2図はその断面図、第3図は従来装置の透視平面図、第4図の断面図である。


3、13…ベッド、4、14…半導体素子、5、

15…ボンディングワイヤ、12a、12b…インナリード。


出願人代理人 猪 股 清




第1図



第2図



第3図



第4図